После того, как технологиякоммутации привлекла общеевнимание и получила высокие оценкиспециалистов, многие компаниизанялись реализацией этойтехнологии в своих устройствах,применяя для этого различныетехнические решения. Многиекоммутаторы первого поколения былипохожи на маршрутизаторы, то естьосновывались на центральномпроцессоре общего назначения,связанном с интерфейсными портамипо внутренней скоростной шине(рисунок 4.1). Однако, это были скореепробные устройства,предназначенные для освоения самойкомпании технологии коммутации, ане для завоевания рынка.
Рис. 4.1. Коммутатор напроцессоре общего назначения
Основным недостатком такихкоммутаторов была их низкаяскорость. Универсальный процессорникак не мог справиться с большимобъемом специализированныхопераций по пересылке кадров междуинтерфейсными модулями.
Для ускорения операцийкоммутации нужны былиспециализированные процессоры соспециализированными средствамиобмена данными, как в первомкоммутаторе Kalpana, и они вскорепоявились. Теперь коммутаторыиспользуют заказныеспециализированные БИС, которыеоптимизированы для выполненияосновных операций коммутации.Часто в одном коммутатореиспользуется несколькоспециализированных БИС, каждая изкоторых выполняет функциональнозаконченную часть операций.
В настоящее время коммутаторыиспользуют в качестве базовой однуиз трех схем взаимодействия своихблоков или модулей:
Часто эти три способавзаимодействия комбинируются водном коммутаторе.
Коммутационная матрица -основной и самый быстрый способвзаимодействия процессоров портов,именно он был реализован в первомпромышленном коммутаторелокальных сетей. Однако, реализацияматрицы возможна только дляопределенного числа портов, причемсложность схемы возрастаетпропорционально квадратуколичества портов коммутатора(рисунок 4.2).
Рис. 4.2. Коммутационнаяматрица
Более детальное представлениеодного из возможных вариантовреализации коммутационной матрицыдля 8 портов дано на рисунке 4.3.Входные блоки процессоров портовна основании просмотра адреснойтаблицы коммутатора определяют поадресу назначения номер выходногопорта. Эту информацию они добавляютк байтам исходного кадра в видеспециального ярлыка - тэга (tag). Дляданного примера тэг представляетпросто 3-х разрядное двоичное число,соответствующее номеру выходногопорта.
Рис. 4.3. Реализациякоммутационной матрицы 4х4 спомощью двоичных переключателей
Матрица состоит из трех уровнейдвоичных переключателей, которыесоединяют свой вход с одним из двухвыходов в зависимости от значениябита тэга. Переключатели первогоуровня управляются первым битомтэга, второго - вторым, а третьего -третьим.
Матрица может быть реализована ипо-другому, на основаниикомбинационных схем другого типа,но ее особенностью все равноостается технология коммутациифизических каналов. Известнымнедостатком этой технологииявляется отсутствие буферизацииданных внутри коммутационнойматрицы - если составной каналневозможно построить из-зазанятости выходного порта илипромежуточного коммутационногоэлемента, то данные должнынакапливаться в их источнике, вданном случае - во входном блокепорта, принявшего кадр.
Коммутаторы с общей шинойиспользуют для связи процессоровпортов высокоскоростную шину,используемую в режиме разделениявремени. Эта архитектура похожа наизображенную на рисунке 4.1архитектуру коммутаторов на основеуниверсального процессора, ноотличается тем, что шина здесьпассивна, а активную роль выполняютспециализированные процессорыпортов.
Пример такой архитектурыприведен на рисунке 4.4. Для того,чтобы шина не была узким местомкоммутатора, ее производительностьдолжна быть по крайней мере в N/2 развыше скорости поступления данныхво входные блоки процессоровпортов. Кроме этого, кадр долженпередаваться по шине небольшимичастями, по несколько байт, чтобыпередача кадров между несколькимипортами происходила впсевдопараллельном режиме, невнося задержек в передачу кадра вцелом. Размер такой ячейки данныхопределяется производителемкоммутатора. Некоторыепроизводители, например, LANNET(сейчас подразделение компании MadgeNetworks), выбрали в качестве порцииданных, переносимых за однуоперацию по шине, ячейку АТМ с ееполем данных в 48 байт. Такой подходоблегчает трансляцию протоколовлокальных сетей в протокол АТМ,если коммутатор поддерживает этитехнологии.
Рис. 4.4. Архитектура общейшины
Входной блок процессора помещаетв ячейку, переносимую по шине, тэг, вкотором указывает номер портаназначения. Каждый выходной блокпроцессора порта содержит фильтртэгов, который выбирает тэги,предназначенные данному порту.
Шина, так же как и коммутационнаяматрица, не может осуществлятьпромежуточную буферизацию, но таккак данные кадра разбиваются нанебольшие ячейки, то задержек сначальным ожиданием доступностивыходного порта в такой схеме нет.
Третья базовая архитектуравзаимодействия портов -двухвходовая разделяемая память.Пример такой архитектуры приведенна рисунке 4.5.
Рис. 4.5. Архитектураразделяемой памяти
Входные блоки процессоров портовсоединяются с переключаемым входомразделяемой памяти, а выходныеблоки этих же процессоровсоединяются с переключаемымвыходом этой памяти. Переключениемвхода и выхода разделяемой памятиуправляет менеджер очередейвыходных портов. В разделяемойпамяти менеджер организуетнесколько очередей данных, по однойдля каждого выходного порта.Входные блоки процессоров передаютменеджеру портов запросы на записьданных в очередь того порта,который соответствует адресуназначения пакета. Менеджер поочереди подключает вход памяти кодному из входных блоковпроцессоров и тот переписываетчасть данных кадра в очередьопределенного выходного порта. Помере заполнения очередей менеджерпроизводит также поочередноеподключение выхода разделяемойпамяти к выходным блокампроцессоров портов, и данные изочереди переписываются в выходнойбуфер процессора.
Память должна быть достаточнобыстродействующей для поддержанияскорости переписи данных между Nпортами коммутатора. Применениеобщей буферной памяти, гибкораспределяемой менеджером междуотдельными портами, снижаеттребования к размеру буфернойпамяти процессора порта.
У каждой из описанных архитектуресть свои преимущества инедостатки, поэтому часто в сложныхкоммутаторах эти архитектурыприменяются в комбинации друг сдругом. Пример такогокомбинирования приведен на рисунке4.6.
Коммутатор состоит из модулей сфиксированным количеством портов (2- 8), выполненных на основеспециализированной БИС (ASIC),реализующей архитектурукоммутационной матрицы. Если порты,между которыми нужно передать кадрданных, принадлежат одному модулю,то передача кадра осуществляетсяпроцессорами модуля на основеимеющейся в модуле коммутационнойматрицы. Если же порты принадлежатразным модулям, то процессорыобщаются по общей шине. При такойархитектуре передача кадров внутримодуля будет происходить чащевсего быстрее, чем при межмодульнойпередаче, так как коммутационнаяматрица - наиболее быстрый, хотя инаименее масштабируемый способвзаимодействия портов. Скоростьвнутренней шины коммутаторов можетдостигать нескольких Гб/c, а унаиболее мощных моделей - до 10 - 14Гб/с.
Рис. 4.6. Комбинированиеархитектур коммутационной матрицыи общей шины
Можно представить и другиеспособы комбинировании архитектур,например, использование длявзаимодействия модулейразделяемой памяти.
В конструктивном отношениикоммутаторы делятся на:
Первый тип коммутаторов обычнопредназначен для организациинебольших рабочих групп.
Модульные коммутаторы на основешасси чаще всего предназначены дляприменения на магистрали сети.Поэтому они выполняются на основекакой-либо комбинированной схемы, вкоторой взаимодействие модулейорганизуется по быстродействующейшине или же на основе быстройразделяемой памяти большогообъема. Модули такого коммутаторавыполняются на основе технологии"hot swap", то есть допускаютзамену на ходу, без выключениякоммутатора, так как центральноекоммуникационное устройство сетине должно иметь перерывов в работе.Шасси обычно снабжаетсярезервированными источникамипитания и резервированнымивентиляторами, в тех же целях. Вцелом такие коммутаторы напоминаютмаршрутизаторы высшего класса иликорпоративные многофункциональныеконцентраторы, поэтому иногда онивключают помимо модулей коммутациии модули повторителей илимаршрутизатров.
С технической точки зренияопределенный интерес представляютстековые коммутаторы. Этиустройства представляют собойкоммутаторы, которые могутработать автономно, так каквыполнены в отдельном корпусе, ноимеют специальные интерфейсы,которые позволяют их объединять вобщую систему, которая работает какединый коммутатор. Говорят, что вэтом случае отдельные коммутаторыобразуют стек.
Обычно такой специальныйинтерфейс представляет собойвысокоскоростную шину, котораяпозволяет объединить отдельныекорпуса подобно модулям вкоммутаторе на основе шасси. Таккак расстояния между корпусамибольше, чем между модулями на шасси,скорость обмена по шине обычнониже, чем у модульных коммутаторов:200 - 400 Мб/c. Не очень высокие скоростиобмена между коммутаторами стекаобусловлены также тем, что стековыекоммутаторы обычно занимаютпромежуточное положение междукоммутаторами с фиксированнымколичеством портов и коммутаторамина основе шасси. Стековыекоммутаторы применяются длясоздания сетей рабочих групп иотделов, поэтому сверхвысокиескорости шин обмена им не оченьнужны и не соответствуют ихценовому диапазону.
Структура стека коммутаторов,соединяемых по скоростнымспециальным портам, показана нарисунке 4.7.
Рис. 4.7. Стек коммутаторов,объединяемых по высокоскоростнымканалам
Компания Cisco предложила другойподход к организации стека. Еекоммутатор Catalyst 3000 (ранееназывавшийся EtherSwitch Pro Stack) такжеимеет специальный скоростнойинтерфейс 280 Мб/с для организациистека, но с его помощью коммутаторысоединяются не друг с другом, а сотдельным устройством, содержащимкоммутационную матрицу 8(8,организующую болеевысокопроизводительный обменмежду любыми парами коммутаторов.
Предыдущаяглава | Оглавление| Следующая глава
